|
注記:最新の日本語版は、https://github.io/Embedded-Design-Tutorials を参照してください。
ザイリンクスおよびそのエコシステム パートナーは、コンセプトからリリースまでを効率的で迅速に移行するエンベデッド ツールおよびランタイム環境を提供しています。ザイリンクス Zynq® SoC および Zynq UltraScale+ MPSoC デバイス、MicroBlaze™ プロセッサ コア、オープンソース オペレーティング システムやベアメタル ドライバーを含む Arm Cortex-M1/M3 マイクロ コントローラー、複数のランタイムとマルチ OS 環境、高度な統合開発環境、コンパイラ、デバッガー、およびプロファイリング ツールを使用したエンベデッド システムの作成に必要なすべてのコンポーネントが提供されます。
ザイリンクスから入手可能なエンベデッド ツールの詳細は、ザイリンクス エンベデッド ソフトウェア インフラストラクチャを参照してください。
このリポジトリには、エンベデッド デザインの作成に関する情報が含まれます。含まれる資料は、次のとおりです。
エンベデッド デザイン チュートリアルでは、ザイリンクス デバイスのエンベデッド フローの概要を示します。
| チュートリアル | デバイス | 内容 |
| Versal ACAP (Adaptive Compute Acceleration Platform) (日本語版) | Versal™ ACAP デバイス | Versal™ VMK180/VCK190 評価ボードにザイリンクス Vivado® Design Suite フローを使用する方法について説明します。 |
| Zynq UltraScale+ MPSoC エンベデッド デザイン チュートリアル (英語版) | Zynq® UltraScale+™ MPSoC デバイス | Zynq UltraScale+ MPSoC デバイスにザイリンクス Vivado Design Suite フローを使用する方法について説明します。 |
| Zynq-7000 SoC エンベデッド デザイン チュートリアル (英語版) | Zynq-7000 SoC デバイス | Zynq-7000 SoC デバイスにザイリンクス Vivado Design Suite フローを使用する方法について説明します。 |
| ガイド | 内容 |
| エンベデッド システムの高度な機能チュートリアル (英語版) | ソフトウェア プロファイリングおよびデバッグ可能な FSBL を作成する例も含め、Vitis ソフトウェア プラットフォームの高度な機能を紹介します。 |
| ガイド | 内容 |
| Vitis エンベデッド ソフトウェア デバッグ ガイド (英語版) | エンベデッド ソフトウェアのデバッグの具体例を紹介し、さまざまなザイリンクス デバッグ機能がどのように役立つかを説明します。 |
| ガイド | 内容 |
| Vitis 統合ソフトウェア プラットフォーム ユーザー ガイド: システム パフォーマンス解析 (英語版) | パフォーマンス解析ツールボックスの技術的な詳細と、その利便性および機能を活用するための手法を説明します。 |
| Versal Dhrystone ベンチマーク ユーザー ガイド (英語版) | Dhrystone ベンチマークのリファレンス デザインを生成し、Dhrystone アプリケーションを構築および実行する手順を示します。 |
この資料は 2022 年 2 月 9 日時点の表記バージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。 日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。
Copyright© 2019-2021 Xilinx